Realizace počítačových systémů CISC a RISC, principy RISC procesorů
CISC Complex instruction set computer
Procesory s komplexním instrukčním souborem.Operační paměť je mnohem pomalejší než procesor. Aby se výpočet nezpomaloval několika přístupy do paměti při vykonání jedné operace vznikly složitější instrukce.
Vysoká složitost instrukcí - instrukční soubor rozšířen o nové a složitější operace, aby pro celou operaci stačilo jen načtení jediné instrukce. Řadič procesoru je navrhnut na základě řídicí paměti, která uchovává mikroprogramy jednotlivých strojových instrukcí. Vykonání strojové instrukce probíhá jako posloupnost mikrooperací. Posloupnost mikroinstrukcí je dána v řídicí paměti. Řídicí paměti (většinou ROM) jsou mnohem rychlejší než operační paměť.
S rozvojem mikroelektroniky se řídicí paměti integrovaly s procesorem do jednoho čipu, stejně jako vyrovnávací paměť (cache) instrukcí nebo údajů. Procesory CISC začaly využívat zřetězené zpracování mikroinstrukcí a později i zřetězené zpracování, proto jsou v současnosti nejvíce rozšířeny ( Pentium, PentiumPro).
Procesor CISC s mikroprogramovaným řízením a společnou pamětí cache.
Procesory s redukovaným souborem instrukcí (RISC)
Složité a málo používané instrukce byly přesunuty do programu aby nezabíraly prostor v řídicí paměti čipu. Instrukční soubor obsahuje pouze jednoduché a nejčastěji používané instrukce. Program zapsány v jednoduchých instrukcích bude mít sice větší počet instrukcí, ale mnohem nižší průměrný počet taktů na instrukci.Základní rysy RISC
- Podstatná část instrukcí se provádí během jednoho strojového cyklu
- Instrukce se provádějí v obvodovém řadiči (nepoužívá se mikroprogramování)
- Celkový počet instrukcí a způsobů adresování je malý
- Pro spolupráci s hlavní pamětí jsou použity pouze dvě instrukce, a to zápis do paměti a čtení z paměti
- Instrukce mají pevnou délku a pevný formát, který přesně vymezuje funkci jednotlivých bitů nebo skupin bitů
- V procesoru je použit velký počet registrů
- Složitost se z technického vybavení a ze souboru instrukcí částečně přesouvá do optimalizujícího kompilátoru
Výhody:
- Robustnost instrukcí
- Provádění instrukcí je stejné
- Proto možné překrývání instrukcí
- Vkládání instrukce v každém cyklu hodin
- Tím dosahování velkých rychlostí
Nevýhody:
- Delší programy
- Nutnost většího počtu registrů
Vývoj architektury RISC ukázal, že není až tak důležitý počet instrukcí, ale jejich jednoduchost. Procesor PowerPC má téměř tolik instrukcí jako procesory CISC Intel 80386, 80486 a Pentium, ale jednodušší tvar instrukcí znamená, že se mohou vykonávat mnohem rychleji.
Architektura RISC s pevně propojeným řadičem a oddělenými pamětmi cache pro instrukce a data.
Složení RISC procesorů
- RISC jádro - hlavní funkční jednotka, je určena pro aritmeticko-logické operace a posuvy na 32b datech, 32b adresové výpočty pro přístup k instrukcím a datům a pro řízení činnosti procesoru
- VCP – vektorový koprocesor vykonávající aritmetické a logické operace na 64b pakovaných slovech
- LMI a GMI – 2 identická programovatelná rozhraní pro externí paměť. Procesor podporuje 32b a 64b přístup k paměti. V druhém případě se přistupuje k 2ma sekvenčně uloženým paměťovým slovům. Paměťové adresování se provádí přes společnou 15b adresovou sběrnici pracující v módu časového sdílení. Adresování je stránkované.
- CP0 a CP1 – 2 identické komunikační porty, každý zajišťuje přenos dat pomocí obousměrné 8b sběrnice mezi procesorem a externím zařízením. Komunikační porty jsou kompatibilní s porty TMS320C4x. Každý komunikační port obsahuje DMA jednotku která umožňuje 64b přenos dat mezi portem a externí pamětí.
2024 ©